MÓDULO DE INTERRUPCIONE EXTERNA INT0, INT1 Y INT2
DESCRIPCIÓN
El módulo de Interrupciones Externas presenta las siguientes características
- 4 Interrupciones Externas de forma Independiente (INT0, INT1, INT2 y RB).
- Modos programables para cada Interrupción.
- Alta y Baja Prioridad para cada Interrupción.
En las siguientes imágenes se detallaran los registros involucrados al Interrupciones Externas
A continuación se explicarán los 3 modos para generar una Interrupción Externa
- CHANGE: Permite generar Interrupción sólo cuando ocurre un flanco de Subida y Bajada disponible sólo para RB. Para este caso la Interrupción externa por el pin correspondiente PORTB [4:7], solo ocurre cuando hay una transición de Bajo-Alto (flanco de subida) y Alto-Bajo (flanco de Bajada). En la siguiente imagen se aprecia las transiciones para un pulso cualquiera
- RINSG: Permite generar Interrupción sólo en el flanco de Subida para INT0, INT1 e INT2. En este caso la Interrupción externa por el pin correspondiente (pinINT0, pinINT1 o pinINT2), solo ocurre cuando hay una transición de Bajo-Alto (Flanco de Subida). En la siguiente imagen se aprecia dicha transición para un pulso cualquiera
- FALLING: Permite generar Interrupción sólo en el flanco de Bajada para INT0, INT1 e INT2. Esta Interrupción externa ocurre cuando solo cuando hay una transición de Alto-Bajo (Flanco de Bajada) por el pin Correspondiente. En la siguiente imagen se puede apreciar dicha transición
A continuación se describirán los pasos necesarios para configurar una Interrupción Externa
- Desactivar el permiso de Interrupción Global (importante para no generar Interrupciones falsas).
- Escribir en los bits INTEDGx para el tipo de Interrupción (Flanco de Bajada, Subida o RB).
- Escribir en el registro INTCONx para habilitar la Interrupción por el pin Correspondiente (..2).
- Configurar el pin correspondiente como entrada digital (opcional).
- Activar el permiso de Interrupción Global.
EJEMPLO N°1 INTERRUPCIÓN EXTERNA INT0 CON EL PIC18F4550
En este ejemplo se muestra como configurar la interrupción INT0 a través del pin RB0, este activara el evento de interrupción cuando cambie de estado a «0» lógico ya que tendrá una resistencia a pull-up. El pic18f4550 ejecutará la sección de código que pertenece dicha interrupción, y, para poder visualizar dicho evento se realizará a través del PORTD.
Código principal MAIN
#include
#include "fuses.h"
void interrupcionGeneral(void);
unsigned char i = 0;
void main(void) {
TRISD = 0x00; // Configura el PUERTO D como salida.
TRISBbits.TRISB0 = 1; // Configura el pin RB0 como entrada.
INTCONbits.INT0IE = 1; // Habilita interrupcion Externa INT0.
INTCON2bits.INTEDG0 = 0; // Interrupcion por flanco de bajada.
INTCONbits.INT0IF = 0; // Borra el flag de INT0IF.
RCONbits.IPEN = 0; // Deshabilita las Interrupciones de Prioridad.
INTCONbits.PEIE = 1; // Habilita interrupciones PERIFERICAS.
INTCONbits.GIE = 1; // Habilita Interrupcion GLOBAL.
while (1) {
}
}
void interrupt INT_EXT_0(void) {
if (INTCONbits.INT0IF) {
INTCONbits.INT0IF = 0;
if (++i == 16) {
i = 0;
}
LATD = i;
}
}
}
Código FUSES
#ifndef _H_FUSES_H_
#define _H_FUSES_H_
// CONFIG1L
#pragma config PLLDIV = 1 // PLL Prescaler Selection bits (No prescale (4 MHz oscillator input drives PLL directly))
#pragma config CPUDIV = OSC1_PLL2// System Clock Postscaler Selection bits ([Primary Oscillator Src: /1][96 MHz PLL Src: /2])
#pragma config USBDIV = 1 // USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1) (USB clock source comes directly from the primary oscillator block with no postscale)
// CONFIG1H
#pragma config FOSC = HS // Oscillator Selection bits (HS oscillator (HS))
#pragma config FCMEN = OFF // Fail-Safe Clock Monitor Enable bit (Fail-Safe Clock Monitor disabled)
#pragma config IESO = OFF // Internal/External Oscillator Switchover bit (Oscillator Switchover mode disabled)
// CONFIG2L
#pragma config PWRT = ON // Power-up Timer Enable bit (PWRT enabled)
#pragma config BOR = OFF // Brown-out Reset Enable bits (Brown-out Reset disabled in hardware and software)
#pragma config BORV = 3 // Brown-out Reset Voltage bits (Minimum setting 2.05V)
#pragma config VREGEN = OFF // USB Voltage Regulator Enable bit (USB voltage regulator disabled)
// CONFIG2H
#pragma config WDT = OFF // Watchdog Timer Enable bit (WDT disabled (control is placed on the SWDTEN bit))
#pragma config WDTPS = 32768 // Watchdog Timer Postscale Select bits (1:32768)
// CONFIG3H
#pragma config CCP2MX = ON // CCP2 MUX bit (CCP2 input/output is multiplexed with RC1)
#pragma config PBADEN = OFF // PORTB A/D Enable bit (PORTB<4:0> pins are configured as digital I/O on Reset)
#pragma config LPT1OSC = OFF // Low-Power Timer 1 Oscillator Enable bit (Timer1 configured for higher power operation)
#pragma config MCLRE = OFF // MCLR Pin Enable bit (RE3 input pin enabled; MCLR pin disabled)
// CONFIG4L
#pragma config STVREN = ON // Stack Full/Underflow Reset Enable bit (Stack full/underflow will cause Reset)
#pragma config LVP = OFF // Single-Supply ICSP Enable bit (Single-Supply ICSP disabled)
#pragma config ICPRT = OFF // Dedicated In-Circuit Debug/Programming Port (ICPORT) Enable bit (ICPORT disabled)
#pragma config XINST = OFF // Extended Instruction Set Enable bit (Instruction set extension and Indexed Addressing mode disabled (Legacy mode))
// CONFIG5L
#pragma config CP0 = OFF // Code Protection bit (Block 0 (000800-001FFFh) is not code-protected)
#pragma config CP1 = OFF // Code Protection bit (Block 1 (002000-003FFFh) is not code-protected)
#pragma config CP2 = OFF // Code Protection bit (Block 2 (004000-005FFFh) is not code-protected)
#pragma config CP3 = OFF // Code Protection bit (Block 3 (006000-007FFFh) is not code-protected)
// CONFIG5H
#pragma config CPB = OFF // Boot Block Code Protection bit (Boot block (000000-0007FFh) is not code-protected)
#pragma config CPD = OFF // Data EEPROM Code Protection bit (Data EEPROM is not code-protected)
// CONFIG6L
#pragma config WRT0 = OFF // Write Protection bit (Block 0 (000800-001FFFh) is not write-protected)
#pragma config WRT1 = OFF // Write Protection bit (Block 1 (002000-003FFFh) is not write-protected)
#pragma config WRT2 = OFF // Write Protection bit (Block 2 (004000-005FFFh) is not write-protected)
#pragma config WRT3 = OFF // Write Protection bit (Block 3 (006000-007FFFh) is not write-protected)
// CONFIG6H
#pragma config WRTC = OFF // Configuration Register Write Protection bit (Configuration registers (300000-3000FFh) are not write-protected)
#pragma config WRTB = OFF // Boot Block Write Protection bit (Boot block (000000-0007FFh) is not write-protected)
#pragma config WRTD = OFF // Data EEPROM Write Protection bit (Data EEPROM is not write-protected)
// CONFIG7L
#pragma config EBTR0 = OFF // Table Read Protection bit (Block 0 (000800-001FFFh) is not protected from table reads executed in other blocks)
#pragma config EBTR1 = OFF // Table Read Protection bit (Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks)
#pragma config EBTR2 = OFF // Table Read Protection bit (Block 2 (004000-005FFFh) is not protected from table reads executed in other blocks)
#pragma config EBTR3 = OFF // Table Read Protection bit (Block 3 (006000-007FFFh) is not protected from table reads executed in other blocks)
// CONFIG7H
#pragma config EBTRB = OFF // Boot Block Table Read Protection bit (Boot block (000000-0007FFh) is not protected from table reads executed in other blocks)
#endif
}
Deja una respuesta
Lo siento, debes estar conectado para publicar un comentario.